

Ε702 Σχεδιασμός Συστημάτων Υλικού

1. ΓΕΝΙΚΑ

| | | | |
|---|---|---------------------------|----|
| ΣΧΟΛΗ | Τεχνολογίας | | |
| ΤΜΗΜΑ | Ψηφιακών Συστημάτων | | |
| ΕΠΙΠΕΔΟ ΣΠΟΥΔΩΝ | Προπτυχιακό | | |
| ΚΩΔΙΚΟΣ ΜΑΘΗΜΑΤΟΣ | E702 | ΕΞΑΜΗΝΟ ΣΠΟΥΔΩΝ | 7ο |
| ΤΙΤΛΟΣ ΜΑΘΗΜΑΤΟΣ | Σχεδιασμός Συστημάτων Υλικού | | |
| ΑΥΤΟΤΕΛΕΙΣ ΔΙΔΑΚΤΙΚΕΣ ΔΡΑΣΤΗΡΙΟΤΗΤΕΣ <i>σε περίπτωση που οι πιστωτικές μονάδες απονέμονται σε διακριτά μέρη του μαθήματος π.χ. Διαλέξεις, Εργαστηριακές Ασκήσεις κ.λπ. Αν οι πιστωτικές μονάδες απονέμονται ενιαία για το σύνολο του μαθήματος αναγράψτε τις εβδομαδιαίες ώρες διδασκαλίας και το σύνολο των πιστωτικών μονάδων</i> | ΕΒΔΟΜΑΔΙΑΙΕΣ ΩΡΕΣ ΔΙΔΑΣΚΑΛΙΑΣ | ΠΙΣΤΩΤΙΚΕΣ ΜΟΝΑΔΕΣ | |
| Διαλέξεις | 4 | 5 | |
| <i>Προσθέστε σειρές αν χρειαστεί. Η οργάνωση διδασκαλίας και οι διδακτικές μέθοδοι που χρησιμοποιούνται περιγράφονται αναλυτικά στο 4.</i> | | | |
| ΤΥΠΟΣ ΜΑΘΗΜΑΤΟΣ <i>Υποβάθρου, Γενικών Γνώσεων, Επιστημονικής Περιοχής, Ανάπτυξης Δεξιοτήτων</i> | Επιστημονικής Περιοχής Επιλογής | | |
| ΠΡΟΑΠΑΙΤΟΥΜΕΝΑ ΜΑΘΗΜΑΤΑ: | | | |
| ΓΛΩΣΣΑ ΔΙΔΑΣΚΑΛΙΑΣ και ΕΞΕΤΑΣΕΩΝ: | Ελληνική | | |
| ΤΟ ΜΑΘΗΜΑ ΠΡΟΣΦΕΡΕΤΑΙ ΣΕ ΦΟΙΤΗΤΕΣ ERASMUS | ΝΑΙ | | |
| ΗΛΕΚΤΡΟΝΙΚΗ ΣΕΛΙΔΑ ΜΑΘΗΜΑΤΟΣ (URL) | https://eclass.uth.gr/courses/DS_U_196 | | |

2. ΜΑΘΗΣΙΑΚΑ ΑΠΟΤΕΛΕΣΜΑΤΑ

| |
|--|
| <p>Μαθησιακά Αποτελέσματα <i>Περιγράφονται τα μαθησιακά αποτελέσματα του μαθήματος οι συγκεκριμένες γνώσεις, δεξιότητες και ικανότητες καταλλήλου επιπέδου που θα αποκτήσουν οι φοιτητές μετά την επιτυχή ολοκλήρωση του μαθήματος.</i></p> <p><i>Συμβουλευτείτε το Παράρτημα Α</i></p> <ul style="list-style-type: none"> • Περιγραφή του Επιπέδου των Μαθησιακών Αποτελεσμάτων για κάθε ένα κύκλο σπουδών σύμφωνα με Πλαίσιο Προσόντων του Ευρωπαϊκού Χώρου Ανώτατης Εκπαίδευσης • Περιγραφικοί Δείκτες Επιπέδων 6, 7 & 8 του Ευρωπαϊκού Πλαισίου Προσόντων Διά Βίου Μάθησης και Παράρτημα Β • Περιληπτικός Οδηγός συγγραφής Μαθησιακών Αποτελεσμάτων |
| <p>Με την επιτυχή ολοκλήρωση του μαθήματος, ο φοιτητής/τρια θα κατέχει τις παρακάτω γνώσεις, δεξιότητες και ικανότητες: Το μάθημα έχει ως στόχο να εμβαθύνει στην υλοποίηση των σύγχρονων ψηφιακών συστημάτων σε ολοκληρωμένα κυκλώματα πυριτίου, καλύπτοντας θέματα που αφορούν στη φυσική σχεδίαση, τον ωρολογιακό χρονισμό, και τα κυκλώματα μνημών και επεξεργασίας δεδομένων.</p> <ul style="list-style-type: none"> • Γνώση και κατανόηση της θεωρίας Σχεδίασης Ψηφιακών Κυκλωμάτων. • Γνώση των πρακτικών βιομηχανικών εργαλείων και ροών FPGAs. • Κατανόηση της ορθής διαδικασίας περιγραφής ψηφιακού κυκλώματος σε γλώσσα Verilog, ώστε να είναι συνθέσιμο από τα βιομηχανικά εργαλεία. • Θα έχει εφαρμόσει τις γνώσεις του μαθήματος και την κατανόηση της διαδικασίας για την περάτωση των 4 Εργαστηριακών Εργασιών, υλοποιώντας μια πληθώρα από πρακτικά ηλεκτρονικά κυκλώματα στο εργαστήριο και επαληθεύοντας την ορθή λειτουργία τους. Για την επιτυχή υλοποίηση των εργασιών, απαιτείται ανάλυση των προδιαγραφών τους, σύνθεση των γνώσεων του, δηλ. των βασικών μονάδων υλοποίησης, αλλά και τέλος αξιολόγηση της καλύτερης σύνθεσης. • Θα είναι σε θέση να περιγράψει υλοποιημένα κύκλωμα συγγράφοντας Τεχνική |

Αναφορά, η οποία περιγράφει της διαδικασία σχεδίαση, επαλήθευσης, δοκιμής και τελικής υλοποίησης του κυκλώματος.

Γενικές Ικανότητες

Λαμβάνοντας υπόψη τις γενικές ικανότητες που πρέπει να έχει αποκτήσει ο πτυχιούχος (όπως αυτές αναγράφονται στο Παράρτημα Διπλώματος και παρατίθενται ακολούθως) σε ποια / ποιες από αυτές αποσκοπεί το μάθημα:

Αναζήτηση, ανάλυση και σύνθεση δεδομένων και πληροφοριών, με τη χρήση και των απαραίτητων τεχνολογιών
Προσαρμογή σε νέες καταστάσεις
Λήψη αποφάσεων
Αυτόνομη εργασία
Ομαδική εργασία
Εργασία σε διεθνές περιβάλλον
Εργασία σε διεπιστημονικό περιβάλλον
Παράγωγή νέων ερευνητικών ιδεών

Σχεδιασμός και διαχείριση έργων
Σεβασμός στη διαφορετικότητα και στην πολυπολιτισμικότητα
Σεβασμός στο φυσικό περιβάλλον
Επίδειξη κοινωνικής, επαγγελματικής και ηθικής υπευθυνότητας και ευαισθησίας σε θέματα φύλου
Άσκηση κριτικής και αυτοκριτικής
Προαγωγή της ελεύθερης, δημιουργικής και επαγωγικής σκέψης

- Λήψη αποφάσεων
- Αυτόνομη εργασία
- Αναζήτηση, ανάλυση και σύνθεση δεδομένων και πληροφοριών με τη χρήση των απαραίτητων τεχνολογιών
- Προσαρμογή σε νέες καταστάσεις

3. ΠΕΡΙΕΧΟΜΕΝΟ ΜΑΘΗΜΑΤΟΣ

i. Επανάληψη Βασικών Εννοιών Ψηφιακής Σχεδίασης

- Δυαδικοί Αριθμοί, Ψηφιακή Λογική, Ηλεκτρικά Χαρακτηριστικά Κυκλώματος
- Δυαδική Άλγεβρα, Συνδυαστικές και Ακολουθιακές Πύλες
- Flip-Flop και Latch, και Συνθήκες Ορθής Λειτουργίας
- Μηχανές Πεπερασμένων Καταστάσεων
- Είδη Κυκλωμάτων

ii. Τυπική Ροή Ηλεκτρονικού Σχεδιαστικού Αυτοματισμού

- Βασικά Στάδια Ροής Ηλεκτρονικού Σχεδιαστικού Αυτοματισμού
- Ιεραρχική Σχεδίαση
- Επίπεδα Αφαίρεσης στην Σχεδίαση – Γλώσσες Περιγραφής Υλικού

iii. Η Γλώσσα Περιγραφής Υλικού Verilog

- Δυνατότητες της Γλώσσας, Αναπαράσταση και Υλοποίηση σε Verilog
- Μονάδες, Εμφανίσεις, Συντακτική Δομή, Χρόνος στην Verilog
- Θεμελιώδη Στοιχεία, Τύποι Μοντελοποίησης, Συμβάσεις της Γλώσσας
- Αναπαράσταση Αριθμών, Τελεστές, Τύποι Μεταβλητών
- Αναθέσεις, Θύρες και Συνδέσεις, Δίαυλοι (Busses)
- Συνθήκες if/else, case, Συνθεσιμότητα, Λειτουργικός Έλεγχος
- Λίστες Ευαισθησίας, Τμήματα initial/always, Συνένωση Σημάτων
- Βρόχοι for/while, Παράμετροι, Μνήμες, Συναρτήσεις, Διαδικασίες
- Γεγονότα, Καθυστερήσεις, Εξαρτήσεις Παράλληλων Τμημάτων
- Συνθέσιμες Δομές και Κυκλωματική Απεικόνιση
- Flip-Flops, Μετρητές, Συσσωρευτής, Ολισθητές, Πολυπλέκτες
- Κωδικοποιητές, Απο-Κωδικοποιητές, Αθροιστές, Συγκριτές
- Ανιχνευτής Ακμής, D Latch, Σύγχρονη/Ασύγχρονη Μνήμη
- Περιγραφή ΜΠΚ σε Verilog

iv. Αριθμητικά Κυκλώματα

- Ημι- και Πλήρης Αθροιστής, Αθροιστής Σειριακού Κρατουμένου
- Αθροιστής Πρόγνωσης Κρατουμένου, Παραγωγή και Προώθηση Κρατουμένου
- Αλγόριθμος Πολλαπλασιασμού, Πολλαπλασιαστής Ολισθησης-Πρόσθεσης
- Πολλαπλασιαστής με Πίνακα Αποτελεσμάτων, Πολλαπλασιαστής μερικών Παραγόντων

| |
|---|
| <ul style="list-style-type: none"> • Αλγόριθμος Διαίρεσης, Σύγκριση, Ολίσθηση καί Αφαίρεση |
| <p>v. Συγχρονισμός και Μεταστάθεια</p> <ul style="list-style-type: none"> • Περιπτώσεις Συγχρονισμού, Καμπύλη Μεταβίβασης και Μηχανικό Ανάλογο • Συγχρονισμός με Flip-Flop, Μεταστάθεια, Συγχρονιστής δυο Flip-Flop • Πιθανότητα Μεταστάθειας, Μέσος Χρόνος μεταξύ Αποτυχιών • Συγχρονισμός με Πρωτόκολλο Χειραψίας καί Ουρά |
| <p>vi. Μηχανές Πεπερασμένων Καταστάσεων</p> <ul style="list-style-type: none"> • Ορισμός ΜΠΚ, Πίνακας Ροής, Γράφος Καταστάσεων • Μηχανές Mealy/Moore, Κωδικοποίηση, Υλοποίηση ΜΠΚ σε Δυαδική Λογική • Αρχικοποίηση, Ντετερμινισμός, Αδιάφορες Τιμές • Διαδραστικές ΜΠΚ, Σύνθεση Πολλαπλών ΜΠΚ • Ισοδύναμες Καταστάσεις, Κ-διάκριση, Κ-ισοδυναμία • Ελαχιστοποίηση Πλήρως-Ορισμένων ΜΠΚ, Ελαχιστοποίηση με Αδιάφορες Τιμές |
| <p>vii. Δυαδική Άλγεβρα, Δυαδική Βελτιστοποίηση</p> <ul style="list-style-type: none"> • Απεικόνιση Συναρτήσεων στον Πολυδιάστατο Δυαδικό Χώρο |
| <ul style="list-style-type: none"> • Θεώρημα Boole/Shannon, Κανονικές Μορφές, Ελαχιστόροι/Μεγιστόροι • Ομοφωνία, Συνεπαγωγή, Πρόβλημα SAT, Αδιάφορες Τιμές SDC/ODC • Ταυτολογία, Επάγοντες και Πρώτοι Επάγοντες Όροι • Ουσιώδης Επάγοντες, Θεώρημα Quine/McCluskey • Υπολογισμός Πρώτων με την μέθοδο Πίνακα, Μονόσημο Πρόβλημα Κάλυψης • Αδιάφορες Τιμές, Συναρτήσεις Πολλαπλών Εξόδων |
| <p>viii. Χρονισμός, Στατική Χρονική Ανάλυση</p> <ul style="list-style-type: none"> • Καθυστέρηση Συνδυαστικής, Ακολουθιακής Πύλης, Περιορισμοί Πρό-θεσης/Διατήρησης • Μοντέλο Σύγχρονου Κυκλώματος – Είδη Μονοπατιών, Στατική Ανάλυση • Ελάχιστη Περίοδος, Παραβιάσεις Διατήρησης, Σχεδίαση Δέντρων Ρολογιών • Φραγή Ρολογιού |

4. ΔΙΔΑΚΤΙΚΕΣ και ΜΑΘΗΣΙΑΚΕΣ ΜΕΘΟΔΟΙ - ΑΞΙΟΛΟΓΗΣΗ

| | | |
|--|--|--|
| <p>ΤΡΟΠΟΣ ΠΑΡΑΔΟΣΗΣ Πρόσωπο με πρόσωπο, Εξ αποστάσεως εκπαίδευση κ.λπ.</p> | Στην τάξη | |
| <p>ΧΡΗΣΗ ΤΕΧΝΟΛΟΓΙΩΝ ΠΛΗΡΟΦΟΡΙΑΣ ΚΑΙ ΕΠΙΚΟΙΝΩΝΙΩΝ Χρήση Τ.Π.Ε. στη Διδασκαλία, στην Εργαστηριακή Εκπαίδευση, στην Επικοινωνία με τους φοιτητές</p> | <p>Χρήση Τ.Π.Ε. στη διδασκαλία. Εκμάθηση λογισμικού CAD υλοποίησης ολοκληρωμένων κυκλωμάτων σε FPGA Χρήση λογισμικού προσομοίωσης κυκλωμάτων σε διαφορετικά επίπεδα, από RTL έως post-P&R Υποστήριξη μαθησιακής διαδικασίας μέσω της ηλεκτρονικής πλατφόρμας e-class</p> | |
| <p>ΟΡΓΑΝΩΣΗ ΔΙΔΑΣΚΑΛΙΑΣ Περιγράφονται αναλυτικά ο τρόπος και μέθοδοι διδασκαλίας. Διαλέξεις, Σεμινάρια, Εργαστηριακή Άσκηση, Άσκηση Πεδίου, Μελέτη & ανάλυση βιβλιογραφίας, Φροντιστήριο, Πρακτική (Τοποθέτηση), Κλινική Άσκηση, Καλλιτεχνικό Εργαστήριο, Διαδραστική διδασκαλία, Εκπαιδευτικές επισκέψεις, Εκπόνηση μελέτης (project), Συγγραφή εργασίας / εργασιών, Καλλιτεχνική δημιουργία, κ.λπ. Αναγράφονται οι ώρες μελέτης του φοιτητή για κάθε μαθησιακή δραστηριότητα καθώς και οι ώρες μη καθοδηγούμενης μελέτης ώστε ο συνολικός φόρτος εργασίας σε επίπεδο</p> | <p>Δραστηριότητα</p> | <p>Φόρτος Εργασίας Εξαμήνου</p> |
| | Διαλέξεις | 52 |
| | Εκπόνηση ατομικών εργασιών στη φυσική σχεδίαση και την προσομοίωση ολοκληρωμένων κυκλωμάτων | 23 |
| | Αυτοτελής Μελέτη | 50 |
| | Σύνολο Μαθήματος (25 ώρες φόρτου εργασίας ανά πιστωτική μονάδα) | 125 |

| | | |
|---|--|--|
| εξαμήνου να αντιστοιχεί στα standards του ECTS | | |
| <p align="center">ΑΞΙΟΛΟΓΗΣΗ ΦΟΙΤΗΤΩΝ</p> <p><i>Περιγραφή της διαδικασίας αξιολόγησης</i></p> <p><i>Γλώσσα Αξιολόγησης, Μέθοδοι αξιολόγησης, Διαμορφωτική ή Συμπερασματική, Δοκιμασία Πολλαπλής Επιλογής, Ερωτήσεις Σύντομης Απάντησης, Ερωτήσεις Ανάπτυξης Δοκιμίων, Επίλυση Προβλημάτων, Γραπτή Εργασία, Έκθεση / Αναφορά, Προφορική Εξέταση, Δημόσια Παρουσίαση, Εργαστηριακή Εργασία, Κλινική Εξέταση Ασθενούς, Καλλιτεχνική Ερμηνεία, Άλλη / Άλλες</i></p> <p><i>Αναφέρονται ρητά προσδιορισμένα κριτήρια αξιολόγησης και εάν και που είναι προσβάσιμα από τους φοιτητές.</i></p> | <p>I. Γραπτή τελική εξέταση (60%)</p> <p>II. Ατομικές εργασίες (40%)</p> | |

5. ΣΥΝΙΣΤΩΜΕΝΗ-ΒΙΒΛΙΟΓΡΑΦΙΑ

- Ψηφιακή Σχεδίαση, 4η Έκδοση, Mano M., Cilleti M., ISBN 978-960-7182-66-1, Εκδόσεις Παπασωτηρίου. (Κωδικός στον Εύδοξο: 9783).
- Ψηφιακή Σχεδίαση, 3η Έκδοση, Αρχές και Πρακτικές, Wakerly J. F., ISBN 960-209-728-0, Εκδόσεις Κλειδάριθμος. (Κωδικός στον Εύδοξο: 13946).
- HDL Chip Design: A practical guide for Designing, Synthesizing and Simulating ASICs and FPGAs using VHDL or Verilog, Smith D. J., ISBN 978-0965193436, Doone Publications.
- Verilog HDL, A guide to Digital design and Synthesis, Palnitkar S., ISBN 978-0130449115, Prentice Hall.